[설계독학] [Verilog HDL Season0] Introduction to Verilog Overview.

(23:29)

[설계독학] [Verilog HDL Season0] Verilog HDL 문법 완전정복!!

(7:17)

[설계독학] [Verilog HDL 18장] 기초편- 비메모리 설계엔지니어가 설명하는 Memory 의 종류와 특징을 이해해보자.

(1:31)

[설계독학] [Verilog HDL Season2] AMBA AXI4 완전 정복!!

(4:37)

[설계독학] [Verilog HDL Season0] (Project) SGDH's Traffic Light on FPGA

(12)

[설계독학] [Verilog HDL 29장] AXI4 Interface 검증환경 (우리의 목표는?!) - 소개편 1

(3:1econd)

[Verilog HDL 입문 강의] - 글로벌 반도체 기업 현직자 - [서울대 전기전자 출신]

(1:58:13)

비메모리 설계 엔지니어를 위한 설계독학맛비's 로드맵 (부제 : 내가 과거로 돌아간다면...)

(7:3)

Electronics: Understanding Skid Buffer Mechanism (2 Solutions!!)

(2:52)

Verilog in 2 hours [English]

(2:21:17)

[설계독학] [쉬어가기 8장] 비메모리 설계를 하려면 석사 학위가 필요할까요?

(10:10)

[Verilog HDL/FPGA 외전1 - 시계만들기] 예고편

(3:24)

UVM Workshop Day 1 | VLSI Job Oriented Program

(1:15:8)

[설계독학] [FPGA 5장] LED 깜박이기 (PL 영역을 사용해보자 + Clock Frequency 를 이해하고 계신가요?)

(31:16)

[Verilog HDL/FPGA 외전1 - 시계만들기] Chapter 1. 1초 만들기

(12:15)

From top to Transistors: opensource Verilog to ASIC flow

(22:6)

[설계독학] [Verilog HDL 15장] HW 의 동작을 제어하는 FSM을 이해해보자! Mealy ? Moore ? 간략하게.. (이론편)

(1:31)

[설계독학] [Verilog HDL 25장] Data의 원활한 흐름을 위한 Synchronous FIFO - 이론편

(3:1econd)

[설계독학] [Verilog HDL 26장] Data의 원활한 흐름을 위한 Synchronous FIFO - 실습편

(3:1econd)

[설계독학] [AI HW 9장] AI HW 를 설계시 알아두면 좋은 Verilog HDL 문법 (feat 책 추천)

(1:31)

[설계독학] [Verilog HDL 24장] handshake IF 의 timing closure 를 위한 skid buffer - 실전편

(3:1econd)

[설계독학] [쉬어가기 13장] Verilog HDL 문제은행 HDLBits 를 해보자. (다 풀고 댓글로 인증하기!!)

(7:41)

[설계독학] [Verilog HDL 8장] Overflow를 이해하고 최적의 연산 설계하기. (구독자 100명 감사합니다.)

(1:31)

[설계독학] [Verilog HDL 19장] 이론편 Internal Memory Interface 에 대해 이해해보자 (FPGA 의 BRAM 을 이해하기)

(9:31)

[설계독학] [Verilog HDL 27장] Timing Closure에 강인한 Sync FIFO 설계 실습편 (Skid buffer + FIFO)

(3:1econd)